PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-007773

(43)Date of publication of application: 13.01.1992

(51)int.Cl.

G05F 13/28

(21)Application number: 02-110984

(71)Applicant: NEC CORP

(22)Date of filing:

(72)Inventor:


YONEZU KAZUYA

(54) DMA CONTROLLER

(57)Abstract:

PURPOSE: To reduce the load of a CPU and to Improve the DMA (direct memory access) transfer efficiency by performing continuously the DMA transfer operations in the frequency set by the CPU.

CONSTITUTION: A CPU 1 sets the proper DMA transfer frequency to a register 12 of a DMA controller 2 via a data bus 5 before the DMA transfer. Thus the prescribed signals are outputted from a counter 13 in each set DMA transfer frequency so that the DMA transfer is interrupted. Therefore the DMA transfer is continuously carried out by the set frequency and the DMA transfer is not frequently interrupted compared with a single mode. Thus the DMA transfer operations can be continuously carried out without affecting the processing of the CPU 1. As a result, the load of the CPU 1 is reduced and at the same time the DMA transfer efficiency is improved.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

(Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

「® 公開特許公報(A) 平4-7773

@Int. Cl. *

分田 頭 人

識別記号

日本電気株式会社

庁内整理番号

四公階 平成 4 年(1992) 1 月13日

G 05 F 13/28

310 G

7052-5B

審査請求 朱請求 請求項の数 1. (全8頁)

図発明の名称 DMAコントローラ

②特 願 平2-110984

②出 顧 平2(1990)4月28日

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 藤巻 正憲

明細雪

1.発明の名称

DMAコントローラ

2.特許買求の範囲

(1) データパスを介してCPU及び周辺団路 と接続され、前記周辺回路からのDMA要求信号 に基づいて前記データパス上でのDMAを送動作 を制御するDMAコントローラにおいない。 PUからの投定によってDMAを送回数を記憶す を記憶手段と、DMAを認めなった前記DMAを がなって前記記憶手段を行なうと所定の信号を がなって前記記憶手段とに回数された前記DMAを がなって前記記憶手段とに可能された前記の信号を がなってりがAを行なうと所定の信号の出力 たよってDMAを送動作を中断させる手段とを有 することを特徴とするDMAコントローラ。

3.発明の詳細な説明

[南衛上の利用分野]

本戦明は、コンピュータシステムのデータパス 上におけるメモリと周辺国路との間のダイレタト。 メモリ・アクセス (DMA) を制御する DMAコ ントロータに関し、特にDMA転送を繰り返し行なう際に好選のDMAコントロータに関する。 「世来の技術」

一般にコンピュータシステムでは、CPU(中央処理機能)がケータバスを使用していない制制でよっている。関連を可能でDMA核連を行なうためのDMAコントローラを備えている。このようなコンピュータシステムの構成を第3回に示す。

CPU1、DMAコントローラ2、メモリ3及び周辺1/0(入出力経歴)4は、データパス5を介して相互に接続されている。

DMAコントコーラ2は、周辺1/04か6DMA要求信号DMARQを受け取ると、CPU1に対しパスホールド要求信号BHRQを出力する。また、CPU1はパスホールド要求信号BHRQに応じてDMAコントローラ2にパスホールド件可信号BHAKを返送するようになっている。

DMAコントローラをは、シングルモード、ディマンドモード及びブロックモードの3つの転送セードでDMA転送を割留する。シングルモード

特別平4-7773(2)

は、DMA転送を1度行なう毎にデータバスの使用様をCPU1に関す転送モードであり、ディマンドモードは、DMA要求がある隔りは連続してDMA転送を行い、DMA要求がなくなるとデータバスの使用権をCPU1に戻す延送モードである。また、ブロックモードは、DMA要求がなくなってもデータバスの使用権をCPU1には戻るずに前以てDMAコントローラに設定されている転送回数だけDMA転送を行なう転送モードである。

京4的は、このような3つの転送を一ドを実現する従来のDMAコントローラ2のブロック図である。

即ち、このDMAコントローラ2の内部には、 前述したデータバス5に結合された内部データバ ス10が設けられており、この内部データバス1 0に、転送モードを設定するためのDMA転送モードレジスタ34が接続されている。このDMA 転送モードレジスタ34は、3つの1ピットレジスタ34a、34b、34cか6なり、これらの

プフロップ 18のセット S 曲子にも入力されている。そして、このRーSフリップフロップ 18の リセットR 囃子には、データパス解放タイミング 信号DBBTが入力されている。

これらのR-Sフリップフロップ15、17、18のQ出力は、失々ANDゲート23,25,26の他方の入力端に入力されている。 更に、ANDゲート23,25,26の出力は、ORゲート30に入力され、ORゲート30に出力がベスホールド要求信号BHRQとしてCPU1に出力されるようになっている。

次に、このDMAコントローラ2の各転送モー との転送動作について説明する。

のシングルモード転送

ンングルモード転送時には、レジスタ34cの あがハイレベル(以下、Hレベルと略す)に設定 される。これにより、ANDゲート2日からの出 力がパスホールド要求信号BHRQとして選択される。

第5図はシングルギードの転送動作を示すタイ

出力が失々ANDゲート23,25,26の各一方の入力増に入力されている。

一方、DMA転送場合信号DMASがカゥンタ 11に入力され、このカゥンタ11の出力がRー Sフリップフロップ15のリセットR地子に供給 まれている。また、DMA要求信号DMARQと パスホールド要求タイミング信号BHRTとがA NDゲート18に入力されており、このANDゲート19の出力がRーSフリップフロップ15の セットS増子に供給まれている。

また、ゲーチペス解放タイミング信号DBETがANDゲート21の一方の入力地に入力されている。このANDゲート21の他方の入力地には、DMA整束信号DMARQのインベーチ20による反転信号が入力されている。そして、このANDゲート21の出力は、RーSフリップフロップ17のサート8 競子に入力されている。このRーSフリップフロップ17のキット8 競子には、ANDゲート18 の出力が供給されている。

ANDゲート19の出力は、更にR-Sフリッ

ミング盛である。

DMA要求信号DMARQがHになり、更にバスホールド要求タイセング信号BHRTがHレベルになると、RーSフリップフロップ18のQ出力がセットされるので、バスホールド要求信号BHRQがHレベルになる。 CPU1は、自らの処理を終了すると、バスホールド許可信号BHAKをHレベルにしてDMAコントローラ2は、周辺I/O4とメモリ3との間のMA転送を開始させる。

レンダルモードでは、1回のDMA転送動作が行なわれると、データパス解放タイミング信号DBETがHレベルになり、R-8フリップフロップ18がリセットされる。これにより、パスホールド要求信号BRRQがローレベル(以下、しと称す)となり、CPU1にデータパス5の使用権を関すようにしている。CPU1は、パスホール

特別平4-7773(3)

ド要求信号BHRQがLレベルになると、パスホールド許可信号BHAKをLレベルにして、テータパス5をCPU1の管理下に置く。

パスホールド許可信号BHAKがレレベルになると、再びDMAコントローラ2はパスホールド 要求タイミング信号BHRTをHレベルにして、 上記と関様のシングルモード転送動作を繰り返す。 ®ディマンドモード転送

ディマンドモード転送時には、レジスタ34bのみがHレベルに設定される。これにより、ANDゲート25か6の出力がパスホールド要求信号BHRQとして退択される。

革の関はディマンドモードの転送動作を示すタイセング間である。

DMA要求信号DMARQがHレベルになり、 更にパスホールド要求タイミング信号BHRTが Hレベルになると、R-Bフリップフロップ17 のQ出力がセットされるので、パスホールド要求 信号BHRQがHレベルになる。これにより、C PU1にデータパス5の使用権を要求する。CP U1は、自6の処理を終了すると、パスホールド 許可信号BHAKをHレベルにしてDMAコント コーラ2にデータパスちの使用権を与える。パス ホールド許可信号BHAKがHレベルになると、 DMAコントローラ2は、周辺I/O4とメモリ 3との間のDMA転送を開始させる。

ディインドモードでは、DMA要求信号DMA RQがレレベルになるまでDMAを認動作を続行 する。即ち、DMA要求信号DMARQがしレベ ルになった後、データバス解放タイミング信号D BBTがHレベルになると、R-Bフリップフロ ップ17がリセットされて、バスホールド要求信 号BHRQがLレベルに立ち下がる。これにより、 CPU1にデータバス5の使用機が戻される。

回ブロックモード転送

プロックキード転送時には、レジスタ848の みがHレベルに設定される。これにより、AND ゲート23からの出力がパスキールド資本信号B HRQとして選択される。

第7回はブロックモードの転送動作を示すタイ

ミング図せある。

DMA要求信号DMARQがHになり、更にパスホールド要求タイミング信号BHRTがHレベルになると、R=Sフリップフロップ15のQ出力がセットされるので、パスホールド要求信号BHRQがHレベルになる。これにより、CPU1は、まらの処理を終了すると、パスホールド件可信号BHAKをHレベルにしてDMAコントローラ2にデータパス5の使用権を与える。パスホールド件可信号BHAKをHレベルになると、DMAコントローラ2は、周辺1/C4とメモリ3との関ウDMA転送を開始させる。

プロックモードでは、予めカウンタ11に設定 しておいたDMA転送回数値がDMA 転送開始信 号DMASによりカウントダウンされて、そのカ ウント値がOになるまでR-Sフリップフロップ 15がリセットされないので、DMA 要求信号D MAR QがLレベルになっても、カウント動作が 終了するまではDMA 転送動作を統行する。 このブロックモードでは、カウンタ11の値が CになってDMA転送が終了したのち、次のDM A転送回数値を寄き込む等のCPU1による前処理がDMA転送の前に必要になる。

[発明が解決しようとする課題]

しかしながら、上述した従来のDMAコントローラでは、次のような問題点があった。

即ち、シングルモードでは、DMA転送を1回 行なう毎にパスの使用相が戻ってくるため、DM A転送が海挽せず、処理効率が低下して遅くなる と共に、パスの使用相の切換えが頻散になるため、 オーパーヘッドが大きくなるという問題点がある。

また、ディマンドモードでは、DMA要求信号がアクティブである限りはDMA転送を続行するため、CPUがパスの使用権を必要とするときにこれを取り戻すことができない。

質に、ブロックモードでは、予め設定した回散のDMA転送が終了し、CPUにバス使用権を戻したのち、再度DMA転送を開始しようとすると、前以てCPUがDMA転送回数値を再設定しなけ

* 11 x

特加平4-7773(4)

ればならないなど、ブロックモードを起動する低に前処理が必要となり、CPUに負担がかかるという問題がある。

本発明はかかる問題点に鑑みてなられたものであって、CPUの負担を大幅に軽減すると共に、効率的なDMAを逆を行なうことができ、しかもアーケバスを必要以上に占有してしまうことがないDMAコントローラを提供することを目的とす。

[課題を解決するための手段]

本発制に係るDMAコントローラは、データバスを介してCPU及び周辺回路と接続され、前記 展辺回路からのDMA展達動作を制御するDMA コントローラにおいて、前記CPUからの設定 よってDMA程達向でも制御する記憶を設と、D MA経送の底にカウント動作を行なって前記記と 手段に記憶された前記DMA程達向数のカウント手 動作を行なうと所定の借号を出力するカウント手 並と、このカウント手数の出力によってDMA

行なうことができるので、CPUの食鼠を軽減することが可能であると共に、効率的なDMA転送を行なうことができる。

[實施例]

以下、季付の図面を参照して本発明の実施例について説明する。

第1回は本発明の実施例に係るDMAコントローラの構成を示すプロック図である。なお、この第1回において第4回と同一部分には同一符号を付し重複する部分の説明は客略する。

. この D M A コントローラが第4 図に示した従来の D M A コントローラと異なる点は、従来の 3 つの転送モードに加え、新たにもう 1 つの転送モードを実現するための手段が設けられている点にある。

即ち、DMA転送モードレジスタ14は、これらの4つの転送モードを設定するために4つの1 ビットレジスタ14点、14b、14c、14d から構成されている。モして、新たに、ANDゲート24が追加され、その一方の入力端にレジス 強動作を中断させる手段とを有することを特徴と する。

[作用]

本発明では、CPUが記憶手級に選当なDMA 転送回数を設定しておくと、カウント手段から上 記転送回数毎に所定の信号が出力され、DMA転 送を中断させる。

だって、本発明によれば、DMA転送が設定された回数だけ連続して行なわれるので、シンダルを一ドのようにDMA転送が頻繁に強切れることがない。また、所定の設定回数だけDMA転送が連続するとDMA転送が中断されるので、ディマンドモードのようにDMA転送要求が連続してもデータバスを占有することがない。更に、記憶予理はが繰り返し使用されるから、プロックモードのようにDMA転送回数値等を頻繁に設定する必要がない。

このように、本発明によれば、CPUによる処理に支撑を来たさずに連続的なDM人転送処理を

ク14bの出力が与えられている。

また、内部テータベス10には、レジスタ12が接続されている。とのレジスタ12は、CPU1により設定されるDMAを送回数を検納するもので、その出力はカウンタ13に入力されている。カウンタ13は、カウンタ11と同様、DMA転送開始信号DMA8によってカウントダクンし、そのカウント値が0になったときに、カウンタ出力でTR2としてドレベルをレジスタ12及びORゲート22に出力する。ORゲート22は、このカウンタ出力でTR2によってANDゲート21の出力、つまり、ディマンドモード時のDMA転送終了を示す情報をマスクする。

このORゲート22の出力がR-5フリップフロップ16のリセットR娘子に入力されている。 R-Sフリップフロップ16のセットS娘子には、ANDゲート18の出力が入力されている。そして、このR-Sフリップフロップ16のQ出力がANDゲート24の他方の入力端に入力され、ANDゲート25万至26の出力がORゲート27

特別平4-7773(5)

を介してパスホールド亜求信与BHRQとして出力されている。

次に、このようと構成されたDMAコントローラの動作について説明する。

DMA転送モードレジスタの1ビットレジスタ 142、14c、14dは、夫々前述したプロックモード、ディマンドモード及びシングルモード を設定するためのレジスタであり、これらの転送 モード時の動作は世来と関様である。

レジスタ14bのみがHレベルに設定されると、 新たに追加した転送モードでのDMA転送が行な われる。これにより、ANDゲート24か6の出 力がパスホールド要求信号BHRQとして選択さ れる。

第2回は、この転送ャードでのDMA転送動作を示すタイミング間である。

先ず、DMAに送に先立って、CPU1は、テータバス5を介してDMAコントローラのレジスタ12に、選絡ませるDMA転送の最大回数の情報を転送する。ここでは、この最大回数が「4°

CPUlは、パスホールド要求借号BHRQがレレベルになると、パスホールド許可信号BHA Kをレベルにして、データパス5をCPUlの管理下に置く。

その後、CPU1の処理が終了して、パスホールド許可信号BHAKがHレベルになると、次のパスホールド要求タイミング信号BH及丁の立ち上がりでR-Sフリップフロップ18がセットされる。これにより、パスホールド要求信号BHRのはHレベルになって、データパス5の使用複が再びDMAコントローラに与えられる。

であるとし、レジスタ12に " 4 " が較定されて いるとする。設定時においてはレジスタ [2 の位 は、カウンタ13に転送される。

続いて、DMA要求信号DMARQがHになり、 更にパスホールド要求タイミング信号BHRTが Hレベルになると、R-Sフリップフロップ18 のQ出力がセットをれるので、パスホールド表常 信号BHRQがHレベルになる。これにより、C PU1にデータパス5の使用機を要求れる。CP U1は、自らの処理を終了すると、パスホールド 許可信号BHAKをHレベルにしてDMAコント ローラ2にデータパス5の信用権を与える。パス ホールド許可信号BHAKがHレベルになると、 DMAコントローラ2は、周辺1/04とメモリ 3との間のDMA能強を開始させる。

DMA転送は、DMA転送関地信号DMASが 日レベルになることにより実行される。DMA転送開始信号DMASはカウンタ18のクロッタと して入力されているので、転送動作の度にカウンタ18がカウントダウンする。4回のDMA転送

ことで、2回のDMA転送が行なわれた後に、DMA要求信号DMARQがしレベルに立ち下がり、更にデータパス解放タイミング信号DBEでが出レベルになると、ANDが〜ト21の出力に対しベルになるので、カウンタ13からの出力に対して、R=Bフリップフロップ18にリセットがかかり、パスホールド要求信号BHRQがレベルになる。これにより、CPU1にデータバス5の使用権が戻される。

このように、本質施例で示した新たな転送を一ドを実行することにより、従来のシングルを一下のようにDMA転送が展布に強切れることがなく、ディマンドモードのようにDMA転送要求が運輸しても、設定回数でデータバスもあり使用権がCPU1に戻されるのでデータバスを占有することがなく、更にプロックを一ドのようにDMA転送回数値等を展案に設定する必要がないという利点がある。

[発明の効果]

以上説明したように、本発明によれば、DMA

f

特别平4-7773(6)

を選がCPUで後定された回数だけ連続して行な もれるので、シングルモードのようにDMAを選 が頻繁に始切れることがなく、所定の設定回数だ けDMAを選が連続するとDMAを送が中断され るので、ディマンドモードのようにDMAを選要 求が連続してもデータベスを占有することがなく、 更に、記憶手段にDMAを選回数が一度設定され ると、この投煙値が繰り減し使用されるから、プロックモードのようにDMAを通回数値等を頻繁 に致定する必要がない。

このため、CPUによる処理に支険を来たまずに連続的なDMA転送処理を行なうことができ、CPUの負担を軽減することが可能であると共に、 効準的なDMA転送を行なうことができる。

4. 医菌の簡単な説明

第1回は本発明の実施所に乗るDMAコントローラのプロック図、第2回は同コントローラの動作を示すタイミング図、第3回はDMAコントローラのプロック図、第4回は世未のDMAコントローラのプロック図、


第6回は同コントローラによるシングルモード時の転送動作を示すタイミング図、第6回は同コントローラによるディマンドモード時の転送動作を示すタイミング図、第7回は同コントローラによるプロックモード時の転送動作を示すタイミング図である。

1; CPU、2; DMAコントローラ、3; メ モリ、4; 展辺I/O、5; データパス、10; 内部データパス、11。13; カウンタ、12; レジスタ、14; 転送モードレジスタ、15乃至 18; R-3フリップフロップ


出版人 日本電気株式会社 代理人 弁理士 藤希芷老

|O| 内部す・9パス |44| DMA管理とーヤレンスタ |15~|日; R-5フリッナフロップ

BHRQ: パスホールド学収信号 BHRT: パスキールド学収 5パミングをも DBET: ゲータバス 5ポタイミング 也も DMARQ: DMAR& 住宅 DMAB: DMAR& は時




特网平4-7773(7)




iO: 内部データベユ i5, i7, i8; R-S フリップフロップ 34; DMA 蛇道モードレンスタ BHRQ; ベステールド 幸祝信ち

BHRTI バスホール・使えケイシック信う DBET; デージバス解放 タイミック信う DMARO; DMA 使応信号 DMAS1 DMA 就止助任信号



特別平4-7773(8)



第 7 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.